IT之家 6 月 25 日消息， 芯片设计企业 昨日宣布向客户出样世界首款 CXL 3.0（基于 PCIe 6.0 PHY）控制器 / 主控 SoC。
的 CXL SoC 采用 模块化芯粒 / 小芯片设计，除基础功能 IP 外也配备了高带宽、低延迟的片间互联接口，可与相邻模块实现无缝资源共享，这意味着一个整体 SoC 能聚合多个 CXL SoC 模块。
采用 1×1 设计的 支持至高 512GB DRAM 容量的 EDSFF E3.S 设备；而 2×2 配置下能连接到至高 2TB DRAM 容量的 PCIe AIC 或 CEM 产品；对于更高的 4×4 配置，则能连接到总 DRAM 内存容量达 8TB 的 1U 机架。
执行副总裁兼业务发展主管 Jay Kim 表示：
最初的合作伙伴利用 解决了快速增长的工作负载带来的挑战，他们的出色反馈令我们深受鼓舞。
我们很高兴能通过与美光及其 CXL AVL（IT之家注：ASIC 验证实验室）计划的合作，向商业化迈出重要的下一步。
美光 CXL 业务发展总监 Luis 表示：
随着人工智能的快速应用以及内存密集型工作负载的相应增加，基于 CXL 的解决方案正在推动创新，从而改变传统的计算平台。
作为数据中心内存解决方案的行业领导者，我们很高兴能与 这样的创新者合作，通过我们的 AVL 计划验证和加速 SoC 等下一代解决方案，并帮助将这些变革性解决方案推向市场，从而将数据中心的性能、可扩展性和效率提升到新的水平。
